DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

004058797

WPI Acc No: 1984-204338/198433

Insulated-gate field-effect transistor - has structure to prevent characteristic degradation due to hot carrier NoAbstract Dwg 3/3

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 59117164 A 19840706 JP 82226169 A 19821224 198433 B

Priority Applications (No Type Date): JP 82226169 A 19821224

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 59117164 A 7

Title Terms: INSULATE; GATE; FIELD; EFFECT; TRANSISTOR; STRUCTURE;

PREVENT;

CHARACTERISTIC; DEGRADE; HOT; CARRY; NOABSTRACT

Index Terms/Additional Words: IGFET

Derwent Class: U12

International Patent Class (Additional): H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

01405564 **Image available**
SEMICONDUCTOR DEVICE

PUB. NO.: **59-117164** [JP 59117164 A]

PUBLISHED: July 06, 1984 (19840706) INVENTOR(s): KOMORI KAZUHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 57-226169 [JP 82226169]

FILED: December 24, 1982 (19821224)
INTL CLASS: [3] H01L-029/78; H01L-029/60

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD:R044 (CHEMISTRY -- Photosensitive Resins); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS); R100

(ELECTRONIC MATERIALS - Ion Implantation)

JOURNAL: Section: E, Section No. 275, Vol. 08, No. 235, Pg. 116,

October 27, 1984 (19841027)

ABSTRACT

PURPOSE: To reduce field strength, to prevent the generation of hot carriers and to obviate the deterioration of characteristics by forming both side edges of the gate of a MISFET in tapered sections while forming the impurity concentration of the junction section of a drain region under an inclined junction state.

CONSTITUTION: A gate insulating film 12 is formed into an element forming region surrounded by a field insulating film 11 formed to the surface of a substrate 10, and the gate 13 is formed on the film 12. Both side edges 13a, 13b are formed in tapered section structure in the gate 13. A source region 14 and the drain region 15 in which the impurity concentration of the junction sections 14a, 15a is brought to an inclined state are formed on both sides of the gate 13, and connected electrically according to a predetermined method. Consequently, drain field-strength can be reduced, the generation of hot carriers is inhibited, and the deterioration of characteristics of threshold voltage can be prevented.

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59—117164

①Int. Cl.³H 01 L 29/78// H 01 L 29/60

識別記号

庁内整理番号 7377—5 F 7638—5 F 砂公開 昭和59年(1984)7月6日

発明の数 1 審査請求 未請求

(全 4 頁)

创半導体装置

顧 昭57-226169

②出

@特

願 昭57(1982)12月24日

@発 明 君

明 者 小森和宏

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

明 和

発明の名称 半導体装置

作許請求の範囲

1. 船線グート関昇効果トランジスタのゲート両側線をテーパ状断面構造にすると共に、少なくともドレイン領域の接合部の不細物濃度を傾倒接合状態に形成したことを修設とする半部体装置。

2. グート両側後は外側に向かって徐々にゲート 厚さを低減してなる特許請求の範囲第1項記載の 半線体藝術。

3. ソース領域・ドレイン領線は前配グートを用いたセルフプラインにより形成したことを特徴とする特許請求の範囲第1項又は維2項配煎の半準体装件。

発明の詳糊な説明

本発明は絶球グート電界効果トランジスタKおけるホットキャリアKよる特性劣化の防止を図った半導体熱質K例するものである。

一般に抱住ゲート電界効果トランジスタ(MI S型トランジスタ)を飽和領地で助作させると、 ドレイン領域近傍の空芝原内に多数のホットキャリアが発生し、このキャリア(エレクトロン)が例えばSiOェからなるゲート絶機膜中に注入されしきい値電圧 Vth をシフト(変動)させMIS型トランジスタの特性劣化を生じることが知られている。これは、ゲート絶縁膜中に存在している水潔 Hが、ゲート絶縁膜中に注入されたキャリアにより活性化され、活性化された HかSi‐〇 の結合を切ることによりタングリングボンドを形成し、しきい値電圧 Vth に影響を与えるものと考えられている。

ところで前記したホットキャリアはドレイン接合部の電界強度に応じて多くなることが知られており、したがってホットキャリアを低級するためにはこの電界強度を弱くすればよいことが判る。しかしながら、近年のMIS型トランジスタは回路の高速化・高密度化に伴ない、ゲート酸化酸の薄膜化・ゲート長の微糊化・チャネルドーブの高級度化・拡散層深さの微小化といったいわゆるスケールダウンがなされてきており、このためドレ

特開昭59-117164(2)

イン総合部での個界強度は、増々増大しつつある。 このため、従来では、第1図に示すように、半 源体落板1上にゲート2・ゲート絶録膜3・ソー スおよびドレイン領域4・5を形成するとともに、 ドレイン領域5の接合部位とゲート2との間に間 際(オフセット部)6を形成し、かつこのオフセット位置には低不純物設度のドレイン領域7を形成したトランジスタを構成したものが提案されている。これはドレイン接合部における誤政選を契 質的に小さくし、これにより無昇強度の低速を図るようにしたものである。

しかしながら、この構造ではオフセット性だけ 器子寸法が大きくなる一方、ソース・ドレイン領域とゲート等の位置合せが厳しくなって製造が関 経になる等の問題がある。

したがって、本発明の目的は繋子寸法の低減およびセルフアラインによる製造の容易化を図り、かつ一方では低昇強度を低鉄してホットキャリアの発生を防止し、これにより特性劣化を防止することができる半準体装置を提供することにある。

前記辯成のトランジスタの調流方法を第3図に示す。即ち、同図WのようにフィールドSiOz 絶機脱11,ゲートSiOz 絶機脱12を形成したP 競斗が休益板10の製面に多結晶シリコン暦13Aを形成し、その上にボジガホトレジスト20版を形成する。そして、ゲート13に相当する箇所にベターン21aを有するホトマスク21を被せ、パメーン21aを有するホトマスク21を被せ、パメーン21を行なって同図個に示すホトレジストを発光、現像を行なって同図個に示すホトレジストの形状は、常光州および現像最を変えることにより、快促することが明正を変えることにより、保定することが明正を変えることにより、保定することが明正を変えることにより、同公20人のよりにテーバ状質面形状に形成される。

次いで、このホトレジスト20Aをマスクとして多結品シリコン活13Aのエッチングを行なう。 このエッチングの際例えば、CC&のようなホトレジストと多結品のエッテング比が小さいガスを 川いたブラズマエッチを行ない。かつその後ホトレジスト20Aを除去すれば、问図(2のようにゲ この目的を達成するために本発明はゲートの両 側線をテーパ状断面が造とし、かつ少なくともド レイン接合部の不純物碘度を傾斜状態とするよう にしたものである。

以下、本発明を図示の突旋例により説明する。 第2図は本発明をMOS型態昇効果トランジス タに適用した実施例であり、P型の半導体拡板10 の鉄面に形成したフィールドSiO。絶談麒11に て朗まれる衆子形成質娘にはゲートSiO。 絶縁態 12を形成し、その上に多結晶シリコンからなる ゲート13を形成している。このゲート13は両 **倒終13a,13bをテーパ状の断面構造とし、** その尽さが両側縁に向かって傾斜的に低減される ようになっている。また、このゲート13の両側 にはセルフアライン法を用いてイオン打込みによ り接合部14 a.15 aの不純物態度を傾斜状態 としたN型のソース領域14.ドレイン領域15 を形成し、アルミニウム周16、17により所定 の電気接続を行なっている。図中、18はSiO 等の層間絶録層、19はPSG等の絶縁層である。

ート13が形成される。このゲート13は前記ホトレジスト20人の両側線がテーパ状断面であることからゲート両側線におけるエッチング速度も傾斜状に異なり、これによりエッチングされたゲート13はその両側線13a,13bがホトレジストの場合と同様にテーパ状断面的強とされ、両側に向かう程厚さが低減された形状となる。

しかる上で、このゲート13を利用してセルファライン法により例えば砒素(Ax)、焼(P)等の不純物をイオン打込みして同図的のようにソース領域14、ドレイン領域15を形成する。すると、形成された両領域14、15は、特にゲート13との対向部位において打込まれたイオン設度がゲート13の原さの変化に対応して変化するため、ゲートのテーパ状に合わせてイオン設度が放射に変化し、内側(ゲート側)に同かって緩外状態に変化し、内側(ゲート側)に同かって徐々にイオン設度が低波される状態とされる。即ち、ソース領域およびドレイン領域の振合部14a.15aを傾斜(グレード)接合として彻成しているのである。

特別昭58-117164(3)

以下、ゲート13の酸化によりSiO の絶縁所 1 米を形成し、ソース、ドレインのコンタクト用 のアルミニウム所16、17を形成した上で、パッシベーションとしてのPSG刷19を形成する ことにより銀2回に示したトランジスタを構成で きる。

以上の協成によれば、ソース領域14およびドレイン領域15は夫々の接合部14a.15aにおいて、ゲート13に向かう不純物設度が徐々に供放されて傾斜接合となることにより、特にドレイン振合部においては緩やかなプロファイルとなりドレイン低界強度の低減を達成できる。これにより、ドレイン領域近傍でのホットは被を関っている。とは抑制され、ホットキャリアの低減を関っているというに対し、防止を図ることができる。また、このように代がはしい防止を図ることができる。また、このように代がなしたができる。また、このように代がないのは、オフセット構造のようなゲート、ドレイン間の問題が不要であるから整合で表で、セルフアライン法の適用が可能であるから製造の容易化を遊成

することもできる。

ここで、ゲート両側線のテーバ角を適宜変化すれば、ドレイン領域のプロファイルを変化でき、 電界強度の微量調整を可能にする。なお、多結晶 シリコンをテーバ形状する方法として、前述のホ トレジスト形状を変えること以外に、例えば、プ ラズマエッチングの際にCF。ガスに〇。ガスを 適量加えても形成することが可能である。

以上のように本発明の半導体表質によれば、ゲートの両側数をテーパ状断面構造とし、少なくともドレイン接合部の不純物設定を傾倒状態とした構成としているので、ドレイン領域の接合部における不純物設度プロファイルを穏やかなものとして傾倒接合状態に構成でき、これにより電界強度を低減してホットキャリアの発生を抑制し、しきい値電圧のシフト等の特性劣化の防止を図る一方で、素子寸法を低減して高無機化を遊成しかつセルファライン法による製造の容易化を実現する等の効果を奏する。

図面の簡単な説明

利1 図は従来義優の断面図、


籍2 図は本発明装置の断面図、

第3層以一側は観光工程の断面圏である。


11…半導体結構、12…グート絶機態、13 …グート演標、13a,13b…グート機構の調 側紙、14…ソース領域、15…ドレイン領域、 14a,15a…扱合部、20…ホトレジスト、 21…ホトマスク。

代類人 非理士 豫 田 利 幸

第 1 図



第 2 図



特開場59-117164 (4)

